一般情况下,在画完PCB之后都会在PCB的外层和内层大面积的覆铜,但覆铜也不能乱铺的,需要针对不同的产品做不同的处理。下面就给大家介绍一下在PCB设计当中铺铜以及完成之后整版铜皮的处理要点。
首先电源类PCB通常电流都比较大,电压也非常的高,通常我们在处理高压的PCB的时候都不会铺铜,因为如果存在高压就必须要考虑的一点就是爬电间距,高压与低压之间的爬电间距太小的话会有安全隐患。大多数情况下电源板里面很多网络都要设置不同的安全间距,即使铺整版铜皮大部分也都是碎铜,一般的PCB大面积的铺铜是会有屏蔽的作用,但是电源PCB板没有必要这样做,碎铜不仅没有屏蔽的效果,反而会影响信号。
高速PCB的设计当中铺整版铜皮的时要注意的是,铜皮和需要控阻抗的信号线需要保持一定的距离,不然也会影响到信号的阻抗。下面给大家做一个简单的验证来更好地理解上述内容。
用以上叠层来看看铜皮对阻抗的影响,先算一下表层100om差分和内层100om差分的线宽线距是多少。
可以看到上面的外层和内层100om线宽线距分别是3mil/5.8mil(表层)和3.5mil/5.6mil(内层),这个时候再算一下假设的差分线两侧有铜皮的情况下会对阻抗有什么影响,其实就是平时说的共面参考。
在外层和内层假设差分两侧是有铜皮的情况下,而且铜皮离差分线5mil的间距,这个时候不管是内层还是外层的差分阻抗都会大概下降3om,所以可以得出铜皮离阻抗线太近的情况下会使得阻抗降低。所以在设计高速PCB中铺整版铜皮的时候,一定要注意间距问题,要给阻抗线设置个铜皮间距规则。那么问题又来了,我们应该设置多少的间距呢?下面继续验证此问题,看看铜皮离差分线10mil以及15mil的时候阻抗会有多大的变化。
根据计算可以得出,铜皮离差分线越远对阻抗影响越小,在安全间距为10mil的时候大概还是下降了0.5om的样子,但是比离5mil间距的时候好多了,在15mil的时候对阻抗的影响几乎可以忽略不记。
所以可以根据上面这些信息得出,在设置安全间距的时候尽量要大于15mil,这样同层的铜皮对阻抗的影响才比较小,如果空间充足的话,设20mil间距就更好了。所以在铺铜的时候一定要注意铜皮与阻抗线的间距,最好不要直接铺整版铜皮,建议通过铺小铜皮的方式把空余的区域补全,这样不会出现碎铜并且可以时刻关注铜皮与阻抗线的间距。