1、取反操作
如下所示，信号a取反赋值给信号b，底层逻辑是，如果a位宽少于b位宽，则a先高位补0，再进行取反，最后赋值给b。
复制wire [4:0] a;复制wire [5:0] b;复制assign b=~a ; 等价于 assign b= ~{1’b0,a[4:0]};复制复制wire [4:0] a;复制wire [6:0] b;复制assign b=~a ; 等价于 assign b= ~{1’b0,1’b0,a[4:0]};2、取反位宽不匹配错误案例
如果赋值语句或者条件判断中用到了取反操作，一定需要先将取反值赋值相同的位宽 或者 与取反值做运算的信号一定要与原值位宽相同。
复制wire [2:0] mty_in ;//invalid byte in total 8 byte复制wire [3:0] vld_byte ;//valid byte in total 8 byte复制复制if( (~mty_in) <= 4’d5 )复制 data_updata_vld =1复制else复制 data_updata_vld =0;在上面的代码中，data_updata_vld永远为0，因为(~mty_in) <= 4’d5比较时，会默认(~mty_in) 是4bit信号，因此(~mty_in)本质上是~{1’b0,a[2:0]}，[3]bit为1 永远大于4’d5.
3、如何检查
此类问题
采用vcs仿真可以看出仿真结果不符合预期
采用是spyglass，会报warning/err，说明运算符作为位宽不匹配
IC设计错误案例：加法溢出导致的错误1、加法溢出导致的功能错误
如下图所示错误代码中，当byte_add+byte_save等于256的时候，我们期望的的信号more_than_64应该为1，而实际上在错误代码中（byte_add+byte_save)与8’d64比较，（byte_add+byte_save)可能会被理解为8’d0，即被理解成8bit信号,more_than_64等于0，功能错误。在芯片设计中，有可能因为EDA工具之间差异导致对（byte_add+byte_save)>8’d64的理解不一样，导致VCS等工具RTL级仿真正确，而DC综合后功能错误。例如：VCS将（byte_add+byte_save)理解为9bit的位宽，而综合理解为8bit位宽。一旦综合理解为8bit位宽，则会导致网表与我们预期功能不一致，而且网表仿真比较慢，一般很慢遍历所有RTL级仿真用例，因此此类问题不容易发现。
2、如何避免加法溢出导致的功能错误
如下图所示正确代码中，将赋值给9bit的add_byte_total，并且将add_byte_total与9’d64比较，而不是8’d64比较，这样就不会发生溢出截断比较的情况。
复制//———————-Error code begin————————-//复制wire more_than_64 ;复制reg [7:0] byte_add ;复制reg [7:0] byte_save ;复制reg [7:0] byte_update;复制复制assign more_than_64 = ( (byte_add+byte_save) > 8d64);复制复制always@(*)复制 if(more_than_64)复制 byte_update = (byte_add + byte_save ) – 8d64 ;复制 else 复制 byte_update = 8d0;复制复制//———————-Error code end————————-//复制复制//———————-right and recommended code begin———————-//复制wire more_than_64 ;复制reg [7:0] byte_add ;复制reg [7:0] byte_save ;复制reg [7:0] byte_update;复制复制wire [8:0] add_byte_total ;复制复制assign add_byte_total=(byte_add+byte_save);复制复制assign more_than_64 = ( add_byte_total > 9d64);复制复制always@(*)复制 if(more_than_64)复制 byte_update = (byte_add + byte_save ) – 8d64 ;复制 else 复制 byte_update = 8d0;复制复制复制//———————-right and recommended code end———————-//
