了解射频电路板设计和解决方案-射频电路pcb

如今，射频电路被塞进各式各样的电子产品中，其中大多数是用于医疗、工控和通信产品中。

什么是射频电路板？

射频频率范围通常为300Khz -300Ghz，超过300Khz的信号是射频，300Mhz以上是微波。射频电路和微波电路，与典型的数字电路、模拟电路之间有相当大的区别。本质上，射频信号是非常高频率的模拟信号，因此，不同于数字信号，在任何时间点，射频信号可以处于最小和最大限制之间的任何电压和电流水平。此外，单个波段的信号可以很窄，也可以很宽，并且在一个频率很高的载波上传播。

总之，射频信号在PCB设计方面面临的挑战不同于高速数字信号电路。

射频电路的设计挑战

PCB设计工程师在处理射频电路时，面临着以下4个挑战：

射频电路对噪声非常敏感，会引起振铃和反射，必须非常小心地对待。

阻抗匹配对射频电路来说非常关键。频率越高，允许的误差越小。实际上，只有当从发射端到接收端的走线总长度大于信号波长的1/16时，才需要对该走线进行阻抗控制（信号波长的1/16为信号的临界长度）。例如，如果您在处理一个1Ghz的信号，并且它的总长度大于375mil，就需要对走线进行阻抗控制处理。

回波损耗必须最小。在非常高的微波频率下，回波信号需要采用最小电感路径。因此，如果没有进行合理的设计，回波信号就会穿过电源平面、其他层或一些其他线路，信号的阻抗将不受控。

串扰是高频电路设计中的一个重要课题，因为串扰与有效线路的边缘速率成正比。在这种情况下，主线路的耦合能量将叠加在被干扰线路上。当板密度增加时，串扰问题将变得更加严重。

RF PCB设计解决方案

噪声

适当终止信号可以解决反射或振铃问题，另一种方法是利用有效地平面来优化回波路径。

阻抗匹配

例如，PCB设计工程师需要将阻抗保持在50欧姆 – 发射端50欧姆，传输过程中50欧姆，接收端50欧姆。

回波损耗

信号下方的接地面适合提供回波路径。从发射端到接收端的信号下方的地平面有着良好的连续性，不仅能够最大限度减少接地回路电流，还有助于减少射频漏入电路元件。

串扰

在信号走线周围一定要预留足够的空间。保持所有进出收发模块的线路越短越好，与高速信号的走线距离应尽可能远，这些先之间相互平行的距离也应保持在最小。以上所有措施都将减少两线的接近程度和两线平行运行的距离，从而减少串扰。

其他的解决方案包括减少线路及其参考平面之间的介电间距，或引入共面结构。在线路之间插入地平面，也可减少多达50%的串扰。

避免损耗

除上述因素外，还有其他信号损失。第一个是信号的趋肤效应损失，特别是在信号线上。介电损耗与趋肤效应是息息相关的，两者都是在频率极高的电子在通过导体时产生。例如，他们与FR4 PCB基板上的电子一起来回反弹，在这个相互作用的过程中，通过导体的电子的一些能量转移到FR4的电子上，因此，信号能量被转换为热量，随后损耗，并产生介电损耗。

在这种情况下，对于极高频的微波电路，最好使用聚四氟乙烯，在业内被称为PTFE。这类层压板的耗散系数约为0.001（FR4材料的耗散系数为0.02）。其次，在射频电路中使用金可大大减少趋肤效应造成的损耗。

层压板特性

在处理射频电路时，设计者需要考虑层压板的性能，如耗散因子和介电常数（Dk）值及其变化。FR4 比Rogers和Nelco等高频层压板具有更高的耗散系数，这意味着使用FR4时，会产生很高的插入损耗。

这些损耗也与频率有关，并且会随着频率的增加而增加。其次，FR4的Dk值变化幅度可达10%，这又改变了阻抗。高频板具有更稳定的频率特性。

然后是Dk值本身，对于微波电路，Dk值与电路元件的尺寸有关，因此设计者可以通过选择Dk值较高的层压板来减小电路的尺寸。

射频电路的设计小技巧

为了使射频PCB实现更合理的设计和更好的抗干扰能力，PCB设计工程师应掌握以下几点技巧：

将内层作为电源地层，可起到屏蔽及减少杂散电感的作用。缩短信号线长度，减少信号之间的交叉干扰。

电路布线转角需为45°，这将有助于减少高频信号发射和彼此之间的耦合。

电路布局长度越短越好。

通孔越少越好。

层与层之间的布局应为垂直方向，顶层水平方向布局，底层垂直方向布局，这样有利于减少信号干扰。

增加接地层铜皮，减少信号干扰。

对关键信号走线作屏蔽罩处理，可明显提高信号的抗干扰能力。当然，也可对干扰源进行屏蔽罩处理，避免对其他信号的干扰。

信号走线应避免环路，建议按照菊链布局。

在集成电路的功率部分，桥接解耦电容

可靠的PCB是所有电子应用所必需的关键部件。随着产品尺寸限制、设计复杂性的提升、热管理需求、信号完整性和长寿命要求的不断增加，挑战在不断出现。NCAB集团深耕于PCB领域30年，拥有丰富的知识、经验和成熟的流程来支持您的产品开发。

审核编辑黄宇