漏电流会导致功耗，尤其是在较低的阈值电压下。了解可在 MOS 晶体管中找到的六种泄漏电流原因。
反向偏置-pn结漏电流 亚阈值漏电流 排水诱导势垒降低 V th滚降 工作温度的影响 隧穿进入和通过栅极氧化层漏电流 热载流子从衬底注入到栅氧化层导致的漏电流 栅极感应漏极降低 (GIDL) 导致的泄漏电流1. 反向偏置 pn 结漏电流
MOS晶体管中的漏极/源极和衬底结在晶体管工作期间被反向偏置。这会导致器件中出现反向偏置的漏电流。这种漏电流可能是由于反向偏置区域中少数载流子的漂移/扩散以及雪崩效应导致的电子空穴对的产生。pn结反向偏置漏电流取决于掺杂浓度和结面积。
对于漏极/源极和衬底区域的重掺杂 pn 结，带间隧穿 (BTBT) 效应在反向偏置漏电流中占主导地位。在带间隧穿中，电子直接从 p 区的价带隧穿到 n 区的导带。BTBT 对于大于 10 6 V/cm 的电场是可见的。
请注意，在本文的上下文中，我们将隧穿现象定义为即使电子的能量远小于势垒时也会发生。
2. 亚阈值漏电流
当栅极电压小于阈值电压 (V th ) 但大于零时，称晶体管偏置在亚阈值或弱反型区域。在弱反演中，少数载流子的浓度很小但不为零。在这种情况下，对于 |V DS |的典型值 > 0.1V 并且整个电压降发生在漏-衬底 pn 结上。
漏极和源极之间平行于Si-SiO 2界面的电场分量很小。由于这个可以忽略的电场，漂移电流可以忽略不计，亚阈值电流主要由扩散电流组成。
排水诱导屏障降低 (DIBL)亚阈值漏电流主要是由于漏极引起的势垒降低或 DIBL。在短沟道器件中，漏极和源极的耗尽区相互作用，降低了源极的势垒。然后，源能够将电荷载流子注入通道表面，从而导致亚阈值泄漏电流。
DIBL 在高漏极电压和短沟道器件中很明显。
V th滚降MOS 器件的阈值电压由于沟道长度减小而降低。这种现象称为 V th 滚降（或阈值电压滚降）。在短沟道器件中，漏极和源极耗尽区进一步进入沟道长度，耗尽一部分沟道。
因此，需要较小的栅极电压来反转沟道，从而降低阈值电压。这种现象对于较高的漏极电压很明显。阈值电压的降低增加了亚阈值漏电流，因为亚阈值电流与阈值电压成反比。
工作温度的影响温度也在泄漏电流中起作用。阈值电压随温度升高而降低。或者，换句话说，亚阈值电流随着温度的升高而增加。
3. 隧道进入和通过栅极氧化物泄漏电流
在短沟道器件中，薄的栅极氧化物会在 SiO 2层上产生高电场。具有高电场的低氧化物厚度导致电子从衬底隧穿到栅极以及从栅极通过栅极氧化物隧穿到衬底，从而产生栅极氧化物隧穿电流。
考虑如图所示的能带图。
第一个图，图 2(a)，是一个平带 MOS 晶体管，即其中不存在电荷。
当栅极端子正偏时，能带图发生变化，如第二张图所示，图 2(b)。强烈反转表面处的电子隧道进入或穿过SiO 2层，从而产生栅极电流。
另一方面，当施加负栅极电压时，来自 n+ 多晶硅栅极的电子隧道进入或穿过 SiO 2层，从而产生栅极电流，如图 2(c) 所示。
Fowler-Nordheim 隧道和直接隧道在栅极和衬底之间主要有两种隧道机制。他们是：
Fowler-Nordheim 隧穿，其中电子隧穿三角形势垒 直接隧穿，其中电子隧穿梯形势垒
您可以在上面的图 3(a) 和 3(b) 中看到两种隧道机制的能带图。
4. 热载流子从基板注入到栅极氧化物导致的泄漏电流
在短沟道器件中，衬底-氧化物界面附近的高电场激发电子或空穴，它们穿过衬底-氧化物界面进入氧化物层。这种现象称为热载流子注入。
这种现象比空穴更容易影响电子。这是因为与空穴相比，电子具有较小的有效质量和较小的势垒高度。
5. 栅极感应漏极降低 (GIDL) 引起的漏电流
考虑具有 p 型衬底的 NMOS 晶体管。当栅极端有负电压时，正电荷仅在氧化物-基板界面处积聚。由于在衬底上积累的空穴，表面表现为比衬底更重掺杂的 p 区。
这导致沿漏极 – 衬底界面的表面处的耗尽区更薄（与体中耗尽区的厚度相比）。
由于薄的耗尽区和较高的电场，会发生雪崩效应和带间隧道效应（如本文第一部分所述）。因此，在栅极下方的漏区中产生少数载流子，并被负栅极电压推入衬底。这增加了泄漏电流。
6. 穿通效应导致的漏电流
在短沟道器件中，由于漏极和源极接近，两个端子的耗尽区会聚在一起并最终合并。在这种情况下，据说发生了“穿透”。
穿通效应从源头降低了大多数载流子的势垒。这增加了进入衬底的载流子的数量。其中一些载流子被漏极收集，其余载流子产生漏电流。
免责声明：文章内容来自互联网，本站不对其真实性负责，也不承担任何法律责任，如有侵权等情况，请与本站联系删除。
转载请注明出处：探究MOS晶体管中各种类型的泄漏电流的原因-探究mos晶体管中各种类型的泄漏电流的原因 https://www.yhzz.com.cn/a/4234.html