原标题:信号完整性(SI)问题,每个PCB工程师都要重点关注的问题
信号完整性(SI)是指信号在传输路基上的质量,随着微电子技术的不断升级完善,集成电路输出开关速度得到提高,PCB板密度大幅增加,也对产品性能和数据处理量提出了更高的要求,促使信号完整性已成为高速数字PCB设计者必须重点关注的问题之一。
如何在PCB板设计中充分考虑信号玩转,并采取有效措施来防范,也开始成为现在的PCB设计行业的热门话题,是PCB设计工程师普遍头痛的首要问题。那么信号完整性问题有哪些,如何避免?
一般来说,在PCB设计中,信号完整性问题主要分类为信号反射、串扰、信号延迟和时序错误。
01 信号反射
信号反射是指信号在传输线上传输时,当PCB板上传输线的特征阻抗和信号的源端阻抗或负载阻抗不匹配时,信号将发生反射,导致信号波形出现过冲、下冲和振铃现象。
过多的过充电压经常长期性冲击,将造成器件损坏,过多的夏虫会降低噪声容限,而振铃现象增加信号稳定所需要的时间,这三种现象将严重影响系统时序,甚至电路。
02 串扰
串扰是指信号在传输线上传输时,因电磁能量通过胡蓉和互感耦合对相邻的传输线产生的噪声干扰,是由不同结构引起的电磁场,在同一区域里的相互作用产生的。胡蓉引发耦合电流是容性串扰;互感引起耦合电压,是感性串扰。
一般来说,PCB上产生的串扰,与走线长度、信号线间距及参考地平面等有关。
03 信号延迟和时序错误
信号延迟是指信号在导线上以有限的速度传输,信号从驱动端发出到接收端接收,这过程中存在一个传输延迟,而过多的信号延迟或不匹配将导致时序错误和逻辑器件功能混乱。
那么遇上这些问题,如何做好信号完整性的PCB设计?
通过总结影响信号完整性的多种因素,再结合凡亿多位老师的设计方法,我们可从以下几个方面来设计:
PCB设计的信号完整性方法
1、终端匹配,可在PCB板上增加终端匹配电路或匹配元件。
2、最小化平行布线的走线长度。
3、缩短信号走线到参考平面的隔离间距。
4、尽量避免平行走线的布线,为走线间提供足够的走线间隔,以减小电感耦合。
5、元件摆放位置要尽量原理I/O接口、易受干扰区域和耦合区域,尽量减小元件间的摆放位置间隔。
6、尽量降低走线阻抗和信号驱动电平。
7、电路设计其他考虑
控制同步切换输出数量,控制各单元的最大边沿速率(dl/dt和dV/dt),从而得到最低且可接受的边沿速率;
在传输线上端接无源元件,如电阻、电容等,以实现传输线与福再见的阻抗匹配;
为高输出功能模块选择差分信号。
以上就是PCB工程师最头疼的信号完整性问题及解决方法,希望对小伙伴们有所帮助,当然也有其他不同的问题及设计技巧,如果需要了解更多,可来看看凡亿教育新推出的《90天凡亿企业线上PCB实战人才培训班》。
多位顶级PCB设计工程师打造的,专属于PCB工程师的培训课程哦,实战演练教学,保证企业和工程师无忧学,缩短工程师的学习周期,加强其项目经验和技术水平,可根据企业模式及发展前景定制化课程,还能增强企业的竞争力呢,新品优惠多多,速来抢购!
若是感兴趣,可后台私信进行咨询!返回搜狐,查看更多
责任编辑:
免责声明:文章内容来自互联网,本站不对其真实性负责,也不承担任何法律责任,如有侵权等情况,请与本站联系删除。
转载请注明出处:原创
信号完整性(SI)问题,每个PCB工程师都要重点关注的问题-信号完整性是什么意思 https://www.yhzz.com.cn/a/2130.html