干货分享 | 如何高效预测 ESD 放电电流?(上)

干货分享 | 如何高效预测 ESD 放电电流?(上)

本文运用 SEED 方法对开放技术联盟 [1] 提出的“ESD 放电电流测量”指标建模并将结果与实测值进行了比较。同时讨论 SEED 模型模块(见图1)的特性和实现方式。特别讨论了共模扼流圈和外部 ESD 保护器件的建模问题,因为二者是非常重要的因素,决定着整个系统的系统级 ESD 稳健性。运用 TLP 和 ESD 发生器模型评估了 ESD 脉冲上的瞬时系统级响应和进入 IC 的残余电流。

由于文章较长,我们将会分成三次发布,您现在看到的是(上)篇。

如何高效预测 ESD 放电电流?(上)

干货分享 | 如何高效预测 ESD 放电电流?(上) 图1:用于 ESD 放电电流测量参考电路的 SEED 模型的等效电路框图。有关模型各系统模块的详细描述见第 Ⅱ 节。

引言

符合开放技术联盟规范的 100BASE-T1 式汽车以太网日益流行,定将受到世界各地汽车 OEM 制造商的青睐。开放技术联盟在文件 [1] 中提出了一种称为“ESD 放电电流测量”的测量方法,通过该方法可以估算出整体系统级 ESD (鲁棒性)。此项测试可以确定进入 PHY(PHY 表示物理层接口,专指收发器)的残余电流,从而确定对应于 HBM 模型的 ESD (鲁棒性)等级。

高效系统级 ESD 设计(SEED)是一种建模方法,旨在预测系统的 ESD 稳健性,在 ESD 事件 [3-6] 期间评估瞬时电流和电压。该方法以等效电路和行为模型为基础。通常以传输线脉冲(TLP) [7] 和网络分析仪测量值为输入,确定单个元件或系统部件的特性。加上合适的 ESD 发生器模型,该方法可以用于研究 USB3 等高速数据传输应用 [8] 的系统级 ESD 事件。

在本文中,我们将运用 SEED 方法再现面向 100BASE-T1 应用的推荐 ESD 放电电流测量测试法。通过这种分析,我们可以明确外部 ESD 保护器件的寄生电感、触发、回弹行为等不同参数对系统级 ESD 稳健性的影响。此外,通过此分析我们还可以预测应用中其他无源器件在 ESD 事件期间遭受的电磁应力。

本文内容安排如下:第 Ⅱ 节描述使用的测试设置。第 Ⅲ 节介绍从测量设置衍生而来的 SEED 模型,同时展示模型各模块的特性和仿真结果。第 Ⅳ 节分析用 ESD 发生器对系统模型进行验证的结果。

根据开放技术联盟规范测量 ESD 放电电流

为了测量在 ESD 事件期间流入 PHY 的电流,开放技术联盟建议采用一款特制的 PCB [1] 。该测试网络类似于介质相关接口(MDI),只是后者中的 PHY 被电阻网络取代。图1所示框图展示了 MDI 的不同模块,包括外部 ESD 器件、共模端接(CMT)元件、去耦网络、共模扼流圈(CMC)和 100BASE-T1 PHY (IC)。图2所示为所用 PCB 的照片。

CMC 为电感为 200 μH 的单个器件,ESD 器件既可能是为两条数据传输线(本文所用)集成匹配 ESD 保护的单个器件,也可能由两个独立器件组成,二者各自与 GND 和数据传输线之一相连。PHY 被“收发器仿真网络”取代,在 ESD 测试期间保持电气行为不变。与 [1] 不同,这里使用的是 2 Ω 和 50 Ω 电阻。2 Ω 电阻简单模拟 IC 内部保护的典型行为,50 Ω 电阻则可减少测量时 IC 电流。CMT 网络位于 CMC 和外部 ESD 保护器件之间,由四个分立式元件组成:两个1kΩ电阻在数据传输线之间相连。这些电阻与 GND 之间的中间触点由一个 4.7 nF 电容和一个并联的 100 kΩ 电阻实现。CMT 网络后跟两个去耦100nF电容。测试板的输入直接连接 ESD 器件“收发器仿真网络”后的输出连接器。

为了测量 [1] 定义的 ESD 放电电流,将 MDI 地连接至最小尺寸为0.5m×0.5m的地平面。输出通过50ΩRF衰减器与示波器相连。ESD 脉冲由 ESD 发生器(ESD 脉冲枪)产生,发生器的尖端与其中一个输入引脚直接相连。根据IEC61000-4-2 [9] ,ESD 设置为 C = 150 pF 且 R = 330 Ω。对于 4 kV和 6 kV,测量放电电流;若要达到规范规定,需要满足 [1] 定义的限值。

干货分享 | 如何高效预测 ESD 放电电流?(上) 图2:用于 ESD 放电电流测量的参考 PCB 照片(尺寸为 10.25 cm × 5.95 cm)。

SEED 仿真

开发 SEED 是为了用瞬时仿真来实施系统级 ESD 分析。为此,我们需要为目标系统的各个组件找到合适的模型。图1直观地展示了此处实现的 SEED 模型的所有必要组件。 为了减少建模工作,加快仿真流程,我们采用了行为建模方法。我们根据器件的典型静态和动态特性调谐模型。以等效电路的方式实现该模型,该电路包括集总元件、受控源和反馈环路、S-参数模块。

在此,我们采用来自Keysight的高级设计系统(The Advanced Design System,ADS)软件进行系统级瞬时分析。

ESD 发生器的特性表征与建模

为了实施系统级仿真并与测量值取得高度一致,我们需要配置和调整 ESD 发生器模型。这里使用的模型以 [10] 所讨论的建议为基础。我们对该模型的参数进行了调整,以拟合 ESD 发生器实测波形上的仿真电流波形。这里使用的是 NoiseKen ESD 发生器。按照 IEC61000-4-2 [9] 规范进行校准工作。用于调整 ESD 发生器模型的参考波形是通过向固定于大耦合平面上的 2 Ω Pellegrini目标放 2 kV 电获得的。结果形成的电流波形是用 F-65 电流探针在电流枪尖捕捉到的。

干货分享 | 如何高效预测 ESD 放电电流?(上) 图3:2 kV条件下2 Ω 参考目标上的 ESD 发生器波形模型及其测量。

图3比较了 2 kV 放电第一和第二峰值区的仿真与实测时域电流曲线。可以看出,仿真结果与实测值高度一致。

未完待续。《如何高效预测 ESD 放电电流?(中)》将在下周同一时间发布在本公众号,敬请关注。

声明:本文出自公众号【安世半导体】,转载目的在于信息传递,版权归原作者所有,如涉及侵权,请联系删除。

免责声明:文章内容来自互联网,本站不对其真实性负责,也不承担任何法律责任,如有侵权等情况,请与本站联系删除。
转载请注明出处:干货分享 | 如何高效预测 ESD 放电电流?(上) https://www.yhzz.com.cn/a/14297.html

上一篇 2023-05-12 06:25:27
下一篇 2023-05-12 06:27:28

相关推荐

联系云恒

在线留言: 我要留言
客服热线:400-600-0310
工作时间:周一至周六,08:30-17:30,节假日休息。