首先，我们来讲讲什么是编码。 编码是我们为了方便表述和处理特定的对象，用一组特定0，1序列予以表征的过程。
二进制编码 1.对于二进制，1位可用是0或1两种情况，2位则有00，01，10，11共四种情况。位数越多，可表征的数目越多，为2的指数级。 例如：红橙黄绿青蓝紫7种颜色，要用0，1序列予以表征区分的话。我们应该如何进行编码呢？ 7种颜色，我们可用用3位表示，可编码为： 红 000 。橙001，黄010，绿011，青100，蓝101，紫110
独热码 什么叫独热码？ n种情况用n位编码，且每个编码不重复，有且只有一个 如用7种颜色的独热码为0000001,00000010,0000100,0001000,00010000,00100000,0100000,1000000
大家熟知的ASCII码，也是用0，1序列对字母和符号进行编码。 这些编码都是人们约定俗成的，是无权码，当然ASCII码是已形成共识的编码。
有权码
四位二进制有16种组合，从以下挑选10种对应于十进制符号种的0~9，可构造多种编码。
码位置赋予权值的编码，称为有权码，其中8421，5421，2421都是相应的权值，将权值相加就是其对应的数。
余三码是将4位二进制组合的前后各3组去掉后，再依次与0~9对应的编码 2421码和余三码都是自反码。即0与9，2与7，6和3，4和5编码都刚好相反。
我们知道了一些编码之后，我们下面来讲编码器。 什么是编码器？它是能完成编码功能的模块，是能将一组信号转换成一组编码的电路。例如，对8个输入信号进行二进制编码，且任何时刻只有1个输入信号
1.我们将8个输入信号分别用I0，I1,I2,I3,I4,I5,I6,I7表示，其编码输出用O2,O1.O0表示，按序号二进制编码，可得到它的真值表
我们考虑到约束条件，即任何时刻不可能有2个以上的信号同时输入
可得到逻辑函数表达式：
根据表达式，我们可画出对应的电路图如下
该编码器有约束条件，不能2个以上同时输入，那如果多个同时输入，我们该怎么办呢？
我们按数大优先进行编码，即多个同时输入时，对序号最大的信号编码，并忽略其他输入，如I0,I3,I6同时输入，对I6编码（忽略I0,I3），即为110
多输入“数大优先与单一输入的关系”
H5表示，当I6，I7都没有输入，而I5有输入时，无论其他输入如何，都对I5进行编码，即相当于只有I5输入，这里的H5相当于前面编码器的H5
由前面的编码器逻辑函数表达式，我们可用导出优先编码器的表达式
我们将输入，输出信号都定义为低电平有效，并增加输入数使能，得优先编码器功能表。
这里EI_L为输入使能，GS_L为输出有效编码，EO_L为使能传递。
在来看看它得引脚
电路图如下：
大家知道了编码器后，将译码器就简单许多了。
译码器
译码器是编码器得逆过程，它是能将组合得信息还原为原始过程。
二进制译码器：输入为二进制，输出为独热码
显示译码器:输入为8421BCD码，输出为七段数码管显示码
2~4译码器：将2位二进制译码（有四种组合），还原为4个输出信号。
2~4译码器Verilog结构描述
Module decoder2to4(io,il,en,y0,y1,y2,y2);
input,il,en;
output yo,y1,y2,y3;
wire noti0,noti1;
INV U1 (noti0,i0);
INV U2(noti1,i1);
AND3 U3 (y0,noti0,noti1,EN);
AND3 U4 (y1,io,notil,EN);
AND3 U5(y2,notio,i1,EN);
AND3 U6(y3,io,i1,EN);
endmodule
电路如下图
3-8译码器大家可根据2-4译码器得原理进行学习，这里就不在赘述，后面，我会根据今天所讲得这个原理，教大家如何进行逻辑时序电路与组合逻辑电路得设计
