Chiplet成为半导体的下一个竞争高地

半导体是知识与资本密集产业，产业很早就走向专业分工，中国台湾虽在制造、封装等领域已居全球领先群，但在IC设计领域仍呈现大者恒大的M型分布，除了少数大厂，能与全球设计大厂争胜者并不多。工研院资讯与通讯研究所所长阙志克分析，如果照目前情势发展，中国台湾营业额排名15名之后的IC设计业者，未来极有可能在市场上消失。

半导体芯片的应用日益广泛，生活周遭的各种用品，或多或少都内建了各式功能的IC。因应未来数位化的多元应用，半导体芯片的重要性势必提升，带来庞大商机。近年全球顶尖半导体业者，穷尽努力延续摩尔定律的尝试不断，其中小芯片系统（Chiplet）的先进封装技术，在大厂相继采用下备受关注，工研院决定超前部署，建构中国台湾的「小芯片生态系统」。

阙志克解释，现行IC是由80%的外部IP加上20%自行研发设计所组成，在这其中外部IP需要支付授权费用，这也造成IC设计业者在产品尚未售出时，就必须先投入一笔成本，日后即使销售状况不佳，这笔成本也难以回收。

小芯片生态系统的作法是先将IC设计公司自身的20%设计完成，80%的外部IP则由第三方以小芯片方式供应，透过芯片封装制造平台，将自身设计的部分与外部IP整合在同一封装内销售，至于IP的授权金，则视销售量支付，用多少算多少。除了可以大幅降低IC设计业者的负担，也让半导体制造商的商业模式更多元。

未来多数的智能化系统，将会整合许多功能不同的小IC，这类多元类型的IC，十分适合具备高弹性设计能力的中国台湾业者。工研院「2030技术策略与蓝图」在半导体芯片技术上，希望透过小芯片生态系统，强化整体IC设计产业的竞争力，打造高能效、低成本、高传输，可快速上市的小芯片设计技术。

IEEE：Chiplet是处理器的未来！

想要处理器中更多的计算能力？添加更多的硅？但是复杂性和成本开始侵蚀这个准则。

随着时间的发展，die尺寸的发展已经无情地往上走随着时间的推移而达到了芯片制造设备可以生产的极限，AMD的 Samuel Naffziger 今年早些时候在旧金山举办的国际固态电路会议（ISSCC）上在告诉工程师。同时，对于固定尺寸的die，每平方毫米的成本一直在不断增加，并且正在加速增长，他说。

不断上涨的成本和越来越大的芯片尺寸共同导致了一种解决方案——在该解决方案中，处理器由较小的，生产成本较低的chiplet的集合构成，这些小芯片通过单个封装中的高带宽连接绑定在一起。在ISSCC上，AMD，英特尔和法国研究组织CEA-Leti 展示了该方案可以走多远。

CEA-Leti处理器在由薄硅片制成的“有源中介层”（active interposer）上堆叠了六个16核小芯片，以创建96核处理器。interposer装有通常在处理器本身上才有的电压调节系统（voltage-regulation systems ）。它还具有片上网络，该片上网络使用三种不同的通信电路来链接内核的片上SRAM存储器。该网络能够在每平方毫米的硅芯片上实现每秒传输3 TB数据的速度，而每毫米的延迟仅有0.6纳秒。

CEA-Leti的科学主管Pascal Vivet表示，有源中介层是chiplet技术的最佳发展方向，如果它允许将来自多个供应商的不同技术集成到单个系统中的话。他说：“如果要将卖方A的小芯片与卖方B的小芯片集成在一起，并且它们的接口不兼容，则需要一种将它们粘合（glue）在一起的方法。” “并且将它们粘合在一起的唯一方法是使用interposer中的有源电路。”

小芯片发烧友们希望重新构建片上系统行业，以便借助标准化接口，可以轻松整合多个供应商的小芯片。结果将是更便宜，更灵活的混合搭配系统。

但是行业还不存在。英特尔和AMD并没有生产简单的混搭系统，而是各自设计了新的小芯片，以彼此之间以及与集成它们的软件包进行紧密协作。尽管如此，结果似乎还是值得期待的。

英特尔使用其称为Foveros的3D小芯片集成技术来生产新的Lakefield移动处理器。Foveros通过将小芯片彼此堆叠并通过底部芯片垂直地从封装中传递功率和数据，从而在小芯片之间提供了高数据速率的互连。

在ISSCC上，英特尔的Wilfred Gomes解释说，Lakefield的目标之一是将图形计算提高约50％，但待机功耗仅仅为前代产品的十分之一。目前没有一个单一的制造工艺可以生产出能够同时实现这两个目标的晶体管，但是Foveros允许将具有专为高性能计算而设计的晶体管的模具与专为出色的待机功耗而设计的die相混合。

AMD一直在使用连接在芯片封装内有机基板上的小芯片。该公司在ISSCC上详细介绍了如何为第二代EPYC高性能处理器设计小芯片和封装。前一代由四个小芯片组成。但是为了在减少成本的同时容纳更多的硅，该公司重新设计了小芯片，以便仅将计算内核升级到中国台湾半导体制造公司的7纳米工艺技术，这是目前最先进的技术。所有其他功能都堆放在使用较旧的，成本较低的技术制成的中央输入/输出小芯片中。这样做之后，“我们必须弄清楚如何以与四个封装相同的封装尺寸来布线九个小芯片” ，Naffziger说。结果是“前所未有的数量的芯片/封装联合设计。”

Omdia：未来四年Chiplets市场规模将增长9倍

根据Omdia的最新研究，到2024年，在制造工艺中利用Chiplets的处理器微芯片的全球市场规模将扩大到58亿美元，比2018年的6.45亿美元增长9倍。

根据摩尔定律，由于半导体制造技术的不断发展，可放置在单个硅芯片上的晶体管数量每两年翻一番。然而，近年来，随着半导体生产工艺在极小的尺寸下遇到物理限制，倍增的速度已经放慢。

Chiplets通过用多个较小的芯片代替一个硅芯片来有效地绕过摩尔定律，这些芯片在统一的封装解决方案中一起工作。与单片微芯片相比，这种方法提供了更多的硅来添加晶体管。这样，Chiplets有望延续摩尔定律，恢复到两年翻一番的周期，这为半导体经济发展奠定了基础。

Omdia嵌入式处理器首席分析师Tom Hackenberg说：“当Moore首次发表摩尔定律时，他提供了一个关键的预测基准，为整个技术行业设定了发展周期。从软件开发人员到系统设计师，再到技术投资者，几十年来，每个人都依赖摩尔定律所规定的迅速的两年时间表。随着Chiplets的到来，半导体业务和依赖Chiplets的业务现在有机会回到惯常的发展速度，这种速度为整个科技行业带来了巨大的经济价值。”

Chiplets正被更高级和高度集成的半导体器件采用，例如，微处理器（MPU），片上系统（SOC）设备，图形处理单元（GPU）和可编程逻辑设备（PLD）。MPU细分市场代表着不同微芯片产品类型中最大的Chiplets单一市场。预计到2024年，支持Chiplets的全球MPU市场将从2018年的4.52亿美元增长到24亿美元。

Hackenberg说：“要保持竞争力，MPU制造商必须始终坚持半导体制造技术保持在最前沿。这些公司在摩尔定律放缓中损失最大。因此，这些公司是最早采用Chiplets的，很可能是Chiplets标准化工作的主要贡献者。”

MPU供应商（例如Intel和AMD）一直是制造专有高级封装Chiplets的早期创新者。英特尔还是开放计算项目，特定于开放域的体系结构（OCP ODSA）基金会的成员，该基金会正在促进标准和技术的开发，以帮助实现高级封装策略。

随着MPU的早期采用，预计到2024年，计算领域将成为Chiplets的主要应用市场。到2020年，计算将占其总收入的96％，到2024年将占92％。

从长远来看，Omdia预计Chiplets收入将继续增长，到2035年将达到570亿美元。

这种增长的很大一部分将由充当异构处理器的Chiplets驱动，即结合了不同处理元素的芯片，例如集成了图形，安全引擎，人工智能（AI）加速，低功耗物联网（IoT）的应用处理器控制器等。

Hackenberg说：“Chiplets代表了一种创新的方法，可以帮助发展新的封装技术，新的设计策略和新的材料。这种令人振奋的新方法还可以通过不同的贡献者实现更具竞争性的格局。”

来自：电子半导体行业