我们在做PCBlayout的时候非常依赖规则约束，当我们画高速线路板的时候，需要对一组信号进行等长设置，发现在规则约束器内没有显示这组的网络名，但是原理图中明明有编网络。 这是因为器件在PCB中有电气模型，所以就产生了XNET，当一个信号被上拉到VCC或者下拉GND的过程中，这个XNET就绑定到了VCC或者GND， 解决办法： 在PCB中将其器件的模型去掉 
点击OK， 跳出弹框，问是否要继续，点击yes
然后再进规则约束器，你就能找到你想要的网络了
免责声明：文章内容来自互联网，本站不对其真实性负责，也不承担任何法律责任，如有侵权等情况，请与本站联系删除。
转载请注明出处：Allegro的net在规则约束器中消失的问题解决办法 https://www.yhzz.com.cn/a/12802.html