承接上篇 https://www.ebaina.com/articles/140000012723
2. 是否可尝试早点启动VDD11能不能早点启动VDD11，但保持一样的爬坡率
在设计中，VDD11不能更早启动。 这个问题似乎是由达到操作电压的时间上的差异引起的。
我们的设计使用相同的LDO(TPS74401)作为参考设计 参考设计没有实现软启动电容，但我们实现了软启动电容(0.001uF)。 软启动电容的安装考虑了涌流。 TPS74401的电路图如下所示。
（1）我的设计
（2）参考设计
100us的爬坡时间对TUSB7320来说应该足够了，这就是它为什么会浮动的原因
有以下三个问题。
1. “100us爬坡时间对TUSB7320来说应该足够了”，是否有规定在100us内点亮答案? 2. 哪个电源(VDD11或VDD33) 100us灯时间规则是什么? 3.如果有规定，是哪个文件?VDD11和VDD33之间没有规定。 只在电源与时钟信号和复位之间进行定时调节
3.检查上下电顺序系统由看门狗定时器监控。 此时电源(1.1V, 3.3V)和RCIE_REFCLK未被切断。
系统复位时是否需要按照数据表中9.1.1上电顺序暂时停止TUSB7320电源(1.1V, 3.3V)和PCIE_REFCLK ?
从电源顺序看，GRST复位前电源和48Mhz时钟应准备好， PCIE_REFCLK应在PERST前准备好。 但不需要停止他们，只要满足以上要求
1）在不关闭电源的情况下重置TUSB7320时，必须断言哪个复位(GRST或PERST) ? GRST用于TUSB7320复位， 2）GRST和PCIE_REFCLK的启动顺序有什么限制吗? GRST和PCIE_REFCLK之间没有启动顺序
4. 梳理启动规则对于48Mhz晶体，由VDD33开启。 保持低GRST#，直到48Mhz时钟稳定。 48MHz晶体和电源(VDD11 / VDD33)中哪一个先启动有规则吗?
VDDA33是用于USBPHY和PICe PHY, VDD11是用于数字核心，VDD33是用于IO。 对于48Mhz crystal和VDD11/VDD33没有规则 因为只有在VDD33满足最小有效值时，crystal才会启动。
外部48MHz时钟电源比电源(VDD11 / VDD33)启动更快。 在这种情况下，在供电前从外部输入一个48MHz时钟会不会出现锁存问题?
锁存由过电压或电流注入触发。 如果时钟信号在IO规格范围内，则不会导致锁存。 但仍建议在应用期间通电后启动时钟。
5.检查电源和开机顺序。1）9.1.1数据表上电顺序
但是在VDD11/VDD33/VDDA33开启和48Mhz时钟准备好之前，GRST应该是低的
2描述上电、
3描述了强制同步。
2） 如果到目前为止答案中没有VDD11, VDD33, 48MHz的引导顺序，如何保证它作为设备的内部规范? 例如，如果没有启动顺序，当一个电源打开时，另一个电源端子是否没有漏电?
这里最重要的两项: 1: VDD11必须早于VDD33。 2: GRST一直保持较低，直到电源和时钟振荡器或晶体稳定。 当时钟起得比电源早一点时，漏电就会短，不会伤害装置。 需要避免的是，当电源关闭时，时钟总是开着，这将伤害设备。
6.分析如下问题(1)通电波形是附加的。 关于VDD11、VDD33和48MHz的关系
Green ・ ・ ・ VDD33 Yellow ・ ・ ・ VDD11 Red ・ ・ ・ 48MHz OSC
(2)VDD11必须早于VDD33 数据表中描述了VDD11和VDD33的规格
如上波形所示，如果VDD11比VDD33启动晚(从0 [V]上升)是否可以? 或者VDD11完成引导(0.99V或更高)后，VDD33需要开始引导(从0 [V]上升)?
(3)电源是VDD11还是VDD33? 对于TUSB7340, VDD11的启动时间可能比VDD33晚。检查TUSB7340 EVM设计
(4)哪里可以找到数据表中关于开机顺序的信息? 可以在数据表104页找到power on sequence
问题结论（1）蓝色不是XHCI_CLKIN_OE。 蓝色被重新测量为GRST Green・・・VDD33 Yellow・・・VDD11 Red・・・GRST Blue・・・48MHz OSC
（2）检查一下时钟输入时间。
