SN65DPHY440SS Re-Timer驱动器意外跳变分析2

承接上篇 https://www.ebaina.com/articles/140000012728

在我看来，DPHY440在重置期间没有将时钟和数据线放入LP11

D0_N和CLK_P是DPHY440的输出吗? 你能捕获输入波形并与EVM进行比较吗?

我已经捕获了EVM的波形 我只有一个4通道的示波器，所以我为这些捕获探测了VCC，然 后在验证其功能之后探测了VDD

同样，这只是使用EVM 无论复位状态如何，VCC都不会从1.8V开始改变 VDD名义上是1.2V，复位低到0V。 在Reset完成高电压充电之前，它返回到1.2V

（1）下面是重置、VCC、CLK_N(重新计时器之前)和CLK_N(重新计时器之后)的两个捕获

Nominal:

On Reset:

（2）下面是Reset、VCC、DA2_P和DB2_P(重新计时器之后)的两个捕获

Nominal:

On Reset:

我的系统被设置为在LP和HS之间运行连续时钟和数据切换

Reset low时，Re-Timer的输出归零 当复位返回高，可以看到时钟和数据都表现出一对扩展LP状态之前，以进入正常状态

以下是在我的PCB上使用re-timer的相同捕获:

无论复位状态如何，VCC都不会从1.8V开始改变 VDD名义上是1.8V，复位低时变为0V 这似乎表现出与EVM明显不同的行为，所以我在这里截取了一个范围捕获

下面是重置、VCC、CLK_N(重新计时器之前)和CLK_N(重新计时器之后)的两个捕获

Nominal:

On Reset:

下面是Reset、VCC、DA2_P和DB2_P(重新计时器之后)的两个捕获 Nominal:

On Reset:

时钟和数据有一个直流偏移 不知道是来自测量装置还是电路板

确认DPHY440热垫和单板接地之间的连接是否牢固

建议在热垫和电路板地面之间至少有75%的焊锡覆盖