减少降压稳压器输出纹波方法

1. 前言

最近新项目用到了DCDC 但是发现使用时纹波比较大 会影响后面器件的工作状态 花时间去了解了一下输出纹波形成的原因， 想办法对其进行改善 2.纹波形成的原因

首先了解是什么构成了降压 DC/DC 稳压器的输出纹波。 它是一个复合波形

传统上只考虑了图 1 中显示的三个主要元素： 通过在输出电容器的等效串联电阻 (ESR) 上 施加电感电流斜坡产生的三角波。

22 µF X5R 陶瓷电容器的 ESR 可能仅为 2 mΩ。 考虑到 1 A 的电感峰峰值电流纹波， ESR 纹波为 2 mV（如果您使用多个并联电容器则更少）。

由于输出电容而产生的伪正弦分量。 对于与上述要点相同的输出电容器和纹波电流， 电容纹波将约为 8 mV（对于多个并联输出电容器而言，较小）。

输出电容器等效串联电感 (ESL) 两端产生的方形分量。 对于 22 µF X5R 电容器， ESL 约为 0.5 nH， 产生约 2 mV 的纹波。

图 1：典型的输出纹波波形

但是，经过我们测量的结果在边缘有尖峰， 并且当我们反转图 2 中所示的电感器时， 方波内容会改变极性：

图 2：测量的输出纹波

是什么导致了这些不良成分？ 更重要的是，我们能做些什么呢？ 尖峰 当我们选择电感器时， 自谐振频率 (SRF) 高于稳压器开关频率，因此一切正常。

让我们重新审视一下——电感器具有 SRF， 因为它具有并联寄生电容。

将开关电压的快速边沿施加到寄生电容会产生通过电容器的大电流尖峰，进而在输出电容器的 ESL 两端产生大电压尖峰（参见公式 1）：

为了减少这个峰值： 选择寄生电容较小的电感。

寻找我们需要的电感和额定值的最高 SRF 值。 较低的电感往往具有较低的寄生电容（较低的额定电流也是如此）

因此不要过度指定电感或额定电流。 减小输出电容 ESL。

选择满足我们的输出电容要求的最小电容器封装尺寸。 并联使用多个较小的电容器意味着每个电容器的 封装尺寸（以及 ESL）可以更小 而并联电感器也会降低总 ESL

降低开关节点的瞬态电压 (dV/dt)（增加 t 值）。 一些稳压器可能允许直接控制开关节点边缘， 但更多情况下，我们可以将一个小电阻与自举电容器串联以减慢边缘。 这会影响效率， 因此前两个选项更可取

方波 假设我们选择了经济高效的非屏蔽电感器。 来自未屏蔽（或树脂屏蔽电感器）的磁场可以 扩散到组件的物理主体之外。

图 3 中的仿真图显示了非屏蔽开放式磁鼓电感器和全屏蔽模制电感器的磁场。 

图 3：非屏蔽磁鼓和屏蔽模制电感器的磁场

这种紧凑的布局在电感器旁边放置了输出电容器。 逃逸的磁场耦合到电容器的 ESL （在较小程度上与输出轨道环路耦合） 并产生方波分量。

当电感反向时， 电感中的电流和磁场反向（就像交换耦合电感中的点）， 因此方波分量反向。 3.减少电源输出纹波的方案

为了减少这种影响：

（1）选择屏蔽电感以减少产生这种耦合的漏磁通 如果我们使用的是非屏蔽或半屏蔽电感， 选择 xy 尺寸较大但轮廓较小的电感将降低气隙高度， 从而降低边缘通量。

（2）如上所述减小输出电容ESL

（3）不要将输出电容器和跟踪直接放置在电感器旁边，那里是磁场最高的地。 在空间至关重要的情况下 考虑将电感器放置在电路板的另一侧 以翻盖式结构与稳压器电路的其余部分相对。 这使输出电容器远离磁场最强的电感器平面。 4.如何测试纹波

（1）选择示波器带宽为 20MHz，目的是尽量避免数字电路的高频噪声影响纹波测量，尽量保证测量的准确性。

（2）设置耦合方式为交流耦合，我们测试的纹波属于交流信号(用小电压信号来观测纹波，不是测试直流电平).

（3）保证探头接地尽量短(测量纹波动辄上百 mV 的主要原因就是接地线太长)，尽量使用探头自带的原装测试短针。如果没有测试短针，可以拆除探头的接地线和外壳，露出探头地壳，自制接地线缠绕在探头地壳上，保证接地线长度小于 1cm。 5.结论

现在我们可以查看输出纹波波形并拆开不同的组件。 通过选择正确的外部无源器件并在布局上做出一些谨慎的决定， 我们仍然可以实现微型、经济高效的解决方案并优化应用的输出纹波。