芯片后仿之SDF 3.0解析(一)-sdd芯片

SDF文件是在VCS/NC-Verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延时信息,所以如果SDF文件的条件信息在verilog的specify中没有的话,就会报SDFCOM_INF的warning,意思是IOPATH not found。

本文解析SDF的Header Section信息、Cell Entries信息,尤其重点讲解Cell EntriesDelay Entries信息。

下文先讲SDF文件的第一部分Header Section

芯片后仿之SDF 3.0解析(一)-sdd芯片

SDF Version Entry,包括1.0、2.1、3.0,SDF3.0是1995年release。

Design Name Entry,设计顶层名

Date Entry,SDF生成日期,PT或Tempus产生

Vendor Entry,Vendor信息,如下图

芯片后仿之SDF 3.0解析(一)-sdd芯片

Program Version Entry

Hierarchy Divider Entry

Voltage Entry,SDF3.0官方解释如下

芯片后仿之SDF 3.0解析(一)-sdd芯片

Process Entry,SDF3.0官方解释如下

芯片后仿之SDF 3.0解析(一)-sdd芯片

Temperature Entry,SDF3.0官方解释如下

芯片后仿之SDF 3.0解析(一)-sdd芯片

芯片后仿之SDF 3.0解析(一)-sdd芯片

Timescale Entry,SDF3.0官方解释如下

芯片后仿之SDF 3.0解析(一)-sdd芯片

下文继续讲解SDF文件的第二部分Cell Entries

芯片后仿之SDF 3.0解析(一)-sdd芯片完整的Delay Entries信息格式如下:

芯片后仿之SDF 3.0解析(一)-sdd芯片

PATHPULSE

PATHPULSEPERCENT

ABSOLUTE Delays

INCREMENT Delays

1. PATHPULSE举例说明:

芯片后仿之SDF 3.0解析(一)-sdd芯片

当从i1到o1输出的低电平脉冲小于13ns时,该电平脉冲直接被忽略;当从i1o1输出的电平脉冲介于13ns~21ns时,输出为X态;当从i1o1输出的电平脉冲大于21ns时

,正常输出低电平;

芯片后仿之SDF 3.0解析(一)-sdd芯片2. PATHPULSEPERCENT本质上和PATHPULSE是一回事,只不过是按照path延时比例来计算什么时候丢弃输入脉冲宽度不足的信号(pulse rejection limit),什么时候将输入脉冲宽度不足的信号显示为X态(X limit)。比如:

芯片后仿之SDF 3.0解析(一)-sdd芯片

以上图为例,the high-to-low delay is 37, 因此,the pulse

rejection limit is 25% of 37 and the X limit is 35% of 37.
3. ABSOLUTE DelaysABSOLUTE Delays中的物理延时数据就是用来替换verilog specify中的延时数据的。

4. INCREMENT Delays

来叠加在verilog specify中的延时数据上的,INCREMENT Delays是存在负数的情况的,叠加后的延时若是负数的话,某些EDA工具可能不支持或直接强制延时为0。

芯片后仿之SDF 3.0解析(一)-sdd芯片

转载:全栈芯片工程师

免责声明:文章内容来自互联网,本站不对其真实性负责,也不承担任何法律责任,如有侵权等情况,请与本站联系删除。
转载请注明出处:芯片后仿之SDF 3.0解析(一)-sdd芯片 https://www.yhzz.com.cn/a/11225.html

上一篇 2023-04-21
下一篇 2023-04-21

相关推荐

联系云恒

在线留言: 我要留言
客服热线:400-600-0310
工作时间:周一至周六,08:30-17:30,节假日休息。