所谓multi-bit cell,可以理解成把多个完全相同的cell合并在一个cell里,如下图所示,集成2bit的multi-bit cell的clock inverter是共享的,那么可以节省2个clock inverter的面积、功耗。同时由于flip-flop数量减少,时钟互联线也减少,即减少了clock net length、capacitance、clock inverter更利于总功耗的降低。
![低功耗设计之Multi-Bit Cell-低功耗设计优点 低功耗设计之Multi-Bit Cell-低功耗设计优点](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681252256.jpg)
有一点非常重要,MBFF对SBFF的合并使用目的是降低功耗,但是前提是保证timing,若timing不满足,MBFF是应该被要求拆分成SBFF,SBFF更方便resize、move等操作。
芯片功耗很大一部分在时钟树上,通过multi-bit cell技术我们可以获得如下图所示的功耗改观:
此外,通常scan DFF由于带了scan mux电路,其面积会更大,而Multi-bit flip-flop (MBFF)合并单bit寄存器后,可以更明显降低面积,以scan DFF为例,single bit 和multi bit的逻辑关系一般如下:
![低功耗设计之Multi-Bit Cell-低功耗设计优点3 低功耗设计之Multi-Bit Cell-低功耗设计优点3](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681333136.jpg)
![低功耗设计之Multi-Bit Cell-低功耗设计优点4 低功耗设计之Multi-Bit Cell-低功耗设计优点4](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681329763.jpg)
![低功耗设计之Multi-Bit Cell-低功耗设计优点5 低功耗设计之Multi-Bit Cell-低功耗设计优点5](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/16405668145855.jpg)
reportMultiBitFFs -all
![低功耗设计之Multi-Bit Cell-低功耗设计优点6 低功耗设计之Multi-Bit Cell-低功耗设计优点6](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681557725.jpg)
reportMultiBitFFs -statistics
reportMultiBitFFs -cell MB2SDFCNQOPPSBD1BWP24P90ELVT
![低功耗设计之Multi-Bit Cell-低功耗设计优点8 低功耗设计之Multi-Bit Cell-低功耗设计优点8](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681645502.jpg)
MBFF结构在功耗上带来的好处主要体现在以下几个方面,整体而言,就是减少了clock net length、capacitance、clock inverter。
1)clock pin capacitance减少从而降低clock switching power
由下图可知,虽然2bit MBFF较1bit flip-flop的clock pin cap改观不大,但当design中有大量multi-bit DFF来替代single-bit DFF时,DFF数量大量降低,芯片时钟树上整体pin cap的下降是非常明显的。cap越小switching power也越小,动态功耗降低。
![低功耗设计之Multi-Bit Cell-低功耗设计优点9 低功耗设计之Multi-Bit Cell-低功耗设计优点9](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681777125.jpg)
2)时钟树buffer数量减少,降低switching和leakage power
由于multi-bit DFF中每个DFF的clock pin cap相对于single-bit DFF有一些减小,那么在multi-bit design中一个相同的buffer可以驱动更多的MDFF,当然最主要还是DFF数量的减少,从而显著减少时钟树上的buffer数量和面积,进一步降低时钟树上的功耗。![低功耗设计之Multi-Bit Cell-低功耗设计优点10 低功耗设计之Multi-Bit Cell-低功耗设计优点10](https://ebaina.oss-cn-hangzhou.aliyuncs.com/wechat-official-crawl/2021-12/164056681894066.jpg)
3)时钟树绕线资源减少,时钟树寄生RC从而降低dynamic power
MBFF大量使用时,相对于single-bit design来说,芯片standard cell数量大幅下降,而且在很多时候DFF的摆放也可能会更加集中,时钟树绕线将节省大量走线资源,进而减少整个时钟网络的寄生RC。下图展示了single-bit DFF与multi-bit DFF的绕线差异,可以看出右侧的MBFF绕线明显更少,时钟整体的寄生RC得到减少,从而降低功耗。转载:全栈芯片工程师