AI 时代引领创新的正确“姿势”-ai在未来

 数据爆发性增长：

这意味着更多的存储器和更多的计算需要更接近数据，以实现更高的吞吐量和实时计算。

 AI 时代到来：

正如 Mark Andreessen 在10 年前所预测的，从现在主导世界的公司来看，软件确实吞噬了世界。但如今，深度学习正在吞噬软件。因此，为提供适当级别的性能、时延和功率，器件需要包括异构计算引擎。

 摩尔定律已经放缓：

单靠芯片技术改进已无法满足日益增长的计算需求。

在过去的几十年中，这已经引起了几波新计算架构浪潮：

第一波浪潮是CPU 受益于芯片技术性能扩展的时代。这种简单的性能扩展随着 20 年前登纳德缩放比例定律（ Dennard Scaling ）的结束和摩尔定律的式微而结束。架构师必须更加努力地研究架构，从而实现性能提升。CPU 随后演进发展为多核架构，有效地将性能提升问题转移给软件开发者

。

然而，这只是短暂的，因为阿姆达尔定律（ Amdahl’s Law ）严重限制了多线程软件的加速和效率。随后，业界开始使用应用专用加速器进行异构计算。但是像 GPU 这样的加速器有一些缺点。首先，它们的应用范围非常有限。其次，创新的速度最终还是超越了芯片设计周期，这意味着固定的硬件架构无法跟上最先进的算法。

赛灵思构建了自适应 SoC，使用户可以借助灵活的、能自适应任何计算架构的硬件来构建芯片。这将成为下一波计算浪潮。在自适应 SoC 的帮助下，用户可以针对最新技术（即使最新技术每隔几个月就会发生变化）构建特定领域架构（ DSA ）。依托深度学习，最新技术每两到三个月就会发生变化，而新的芯片从概念到专业生产则需要一到两年的时间。

举例来说，如果您在技术最先进的时候优化 ASIC 或 GPU 架构以实现 Resonant 50，那么，到芯片准备生产时，最新技术就已经迭代过五、六次了，这意味着您全新的 ASIC 或 GPU 从一开始就基本上无法达到最先进的水平。自适应硬件的强大之处在于，您可以在没有新芯片的情况下跟上创新的速度。

传统 FPGA 到自适应 SoC：FPGA 可对硬件进行编程。它们具有相对精细粒度的计算和存储器单元，可实现高效的定制设计。

Versal ACAP：Versal 自适应计算加速平台添加了更多异构子系统，如 AI 引擎，并且可以将其像构建流水线或数据流一样连接起来，通过利用正确的架构来实现所需功能，从而满足系统需求

。

（12月7日13:30，Xilinx Adapt-中国站将举行开发者系列Vitis及AI专场，详细介绍 AI 引擎库，以及如何使用 Vitis Model Composer进行 AI 引擎开发）

从历史上看，软件开发者并没有真正接触到 FPGA，AI 科学家更是如此。然而，从几年前开始，赛灵思就一直在提升抽象层次（ Abstract Shell ）

，让软件和 AI 开发者都能使用 FPGA 和自适应 SoC。这就是赛灵思为此目的构建的开发堆栈，它包括以下开发工具：

Vivado

硬件设计师用于将定制硬件构建到 FPGA 结构中。

点击下图报名 Xilinx Adapt – 中国站专场：

Vitis 及 Vitis AI

软件开发者可利用前者构建软件可调用加速器，后者则可以帮助数据科学家用来加速 AI 推断。

点击下图报名 Xilinx Adapt – 中国站专场：