Cadence Voltus-功耗分析&IR-drop(三)-cadence ic617 交流电流源设置参数

Cadence Voltus-功耗分析&IR-drop(一)Cadence Voltus-功耗分析&IR-Drop(二)上文讲了IR-Drop的原理及Static Rail Analysis,本文补讲IR-Drop有哪些危害及现象。

Cadence Voltus-功耗分析&IR-drop(三)-cadence ic617 交流电流源设置参数

IR-Drop的危害及现象

“石头”一块

芯片回片后无法bring up,像块石头一样不工作,设计者可能怀疑芯片前端设计有重大问题,比如时钟、复位有问题,但仿、后仿逻辑功能都正确。

全局性的IR-Drop问题,可试着增大电压,芯片能否正常工作。

概率性错误

芯片大体工作正常,但是在某些场景下、某些激励下(比如:bus总线所有bit全部翻转)会出现芯片局部IR-Drop或ground bounce严重到一定程度,无法驱动逻辑门翻转。可以理解为某些场景下芯片局部为“石头”,device器件的阈值电压无法满足,device器件根本不翻转,降频也无济于事。设计者可能怀疑RTL设计有功能bug,但前仿、后仿无法复现问题,逻辑仿真都正确,设计者可能又会怀疑Foundry的良率问题,实际上很可能是芯片局部IR-Drop问题。可试着增大电压,芯片能否正常工作。

Timing Failures

芯片大体工作正常,但是在某些场景某些激励下逻辑门drive/transition time不满足,导致timing violation功能错误。

可试着降频使芯片正常工作,但是这影响了芯片产品Performance,竞争力大打折扣。再来一版,时间成本、金钱成本等代价极高。

时钟buffer

时钟buffer上5%的电压降,可降低其15%的速度,如下图clock buffer:

Cadence Voltus-功耗分析&IR-drop(三)-cadence ic617 交流电流源设置参数

Inverter1的输出电压仅能达到VDD – IR-Drop,所以Inverter2的栅极驱动电压不足VDD,导致Inverter2的器件速度下降。

通常的,timing library会为一定范围内的IR-Drop预留margin,这部分margin叠加上SDC的timing margin约束在芯片设计实现上,若实际IR-Drop超过了一定范围,芯片则会fail。相反,若电源网络过设计,则占用了routing 资源,芯片面积也会变大。此外,为了预防IR-Drop,电源网络往往过设计,并且无法评估到底过设计了多少。

谢阅读,别走!点赞、关注、转发后再走吧

转载:全栈芯片工程师

免责声明:文章内容来自互联网,本站不对其真实性负责,也不承担任何法律责任,如有侵权等情况,请与本站联系删除。
转载请注明出处:Cadence Voltus-功耗分析&IR-drop(三)-cadence ic617 交流电流源设置参数 https://www.yhzz.com.cn/a/10342.html

上一篇 2023-04-21 00:42:24
下一篇 2023-04-21 00:44:46

相关推荐

联系云恒

在线留言: 我要留言
客服热线:400-600-0310
工作时间:周一至周六,08:30-17:30,节假日休息。